

## ESAME SESSIONE ESTIVA ANTICIPATA - A.A. 2020/21 (Secondo Appello)

1. ARCHITETTURE DEI CALCOLATORI - nella Traduzione di un programma L1 esso è convertito in programma L0 equivalente. Quali delle seguenti affermazioni non sono vere:

- ✓ Il programma tradotto e ottimizzato per la macchina M0 e non può essere utilizzato su altri computer  
# il programma tradotto in L0 può essere utilizzato su altre macchine che supportano il linguaggio L0
- Il nuovo programma si compone anche di istruzioni in L0
- Il programma scritto in L1 viene utilizzato per l'esecuzione su M0
- ✓ è necessario disporre di un interprete per eseguire il programma su M0  
# il programma tradotto in L0 può essere eseguito direttamente sulla macchina M0 senza l'utilizzo di un interprete
- il programma scritto in L0 può essere utilizzato soltanto su macchine M0

2. ARCHITETTURE PARALLELE - il problema dello stallo della pipeline si verifica quando una CPU tenta di accedere ad un riferimento in memoria che non è nella cache, quindi deve attendere il caricamento prima di riprendere l'esecuzione. Quali tecniche di multithreading possono essere utilizzate:

- ✓ a grana grossa
- a lotteria
- ✓ a grana fine
- simultaneo
- ✓ gang o space scheduling

**Nota:** Le tecniche di multithreading a lotteria e simultaneo non possono essere utilizzate per prevenire lo stallo della pipeline, poiché non hanno alcun effetto sulla gestione dei riferimenti in memoria e sull'utilizzo della cache

3. ARCHITETTURE DEI CALCOLATORI - per compiere una operazione di rotate left con estensione sul registro R0 quali istruzioni si possono utilizzare?

- ADD R0, #0, R0, RLX
- ✓ RRX R0
- ADCS R0, R0, R0
- ADCS R0, R0, RRX #0
- ✓ RLX R0

**Nota:** L'istruzione ADD non può essere utilizzata per effettuare una operazione di rotate, poiché serve a sommare due valori. L'istruzione ADCS (add with carry and set) può essere utilizzata per effettuare una somma con carry, ma non per effettuare una operazione di rotate. L'istruzione RLX non esiste.

4. SISTEMI OPERATIVI - Supponendo di utilizzare l'algoritmo Round-Robin per lo scheduling in un sistema interattivo, se l'ordine di esecuzione è P1->P2->P3->P4->P5->P6->P7, il quantum è di 110 microsecondi e il cambio di contesto avviene in 5 microsecondi, supponendo che sia terminato P2, dopo quanto tempo sarà eseguito P7? Qual è il rapporto tra cambio di contesto e tempo di esecuzione? Come cambiano i tempi analizzati nel caso se il quantum è di 15 microsecondi?

- 465, 4.55%, 85, 33.33%
- 460, 25%, 65, 40%
- 465, 4.55%, 65, 33.33%
- 440, 33%, 85, 5%
- ✓ 440, 33%, 60, 5%

**Nota:** Il tempo di esecuzione di P7 sarà di 440 microsecondi. Il rapporto tra cambio di contesto e tempo di esecuzione sarà del 33%. Se il quantum è di 15 microsecondi, il tempo di esecuzione di P7 sarà di 60 microsecondi e il rapporto tra cambio di contesto e tempo di esecuzione sarà del 5%.

5. ARCHITETTURE DEI CALCOLATORI - Quali tra le seguenti componenti non appartengono al Il livello di architettura dell'insieme delle istruzioni (ISA)?

- ✓ l'insieme dei registri
- l'insieme dei tipi di dato possibili
- ✓ il data path
- ✓ il modello della memoria
- l'insieme delle istruzioni

6. SISTEMI OPERATIVI - Nell'ambito della gestione del file system con allocazione con liste collegate quali affermazioni sono false?

- la dimensione del blocco dati è una potenza di due
- c'è un piccolo spreco nell'ultimo blocco
- l'accesso casuale è veloce
- ✓ per ciascuna entry nelle directory è sufficiente memorizzare solo l'indirizzo del primo blocco del disco
- ✓ possono essere utilizzati tutti i blocchi del disco

6. SISTEMI OPERATIVI - Nella gestione dei dispositivi di I/O quali non sono gli obiettivi del software di I/O

- Portabilità
- Gestione degli errori
- Bufferizzazione
- ✓ Dipendenza dal dispositivo
- Denominazione uniforme

**Nota** → Gli obiettivi del software di I/O sono:

• Portabilità: il software di I/O deve essere in grado di funzionare su diverse piattaforme hardware e software senza richiedere modifiche significative.

• Gestione degli errori: il software di I/O deve essere in grado di gestire gli errori che possono verificarsi durante le operazioni di I/O, ad esempio errori di trasferimento dei dati o errori di protocollo.

• Bufferizzazione: il software di I/O deve essere in grado di utilizzare la memoria per immagazzinare temporaneamente i dati durante le operazioni di I/O, al fine di minimizzare il tempo di latenza e massimizzare l'efficienza delle operazioni di I/O.

- Denominazione uniforme: il software di I/O deve essere in grado di fornire una denominazione uniforme dei dispositivi di I/O, indipendentemente dal tipo di dispositivo o dalla piattaforma hardware.

Gli obiettivi del software di I/O non includono la dipendenza dal dispositivo, poiché il software di I/O dovrebbe essere il più possibile indipendente dai dettagli specifici del dispositivo di I/O.

7. ARCHITETTURE DEI CALCOLATORI - Nell'ambito del bus PCI Express quali affermazioni sono false?

- i segnali di controllo del bus coordinano le attività sul bus
- il bus utilizza una rete a commutazione di pacchetto
- ogni connessione si compone di una coppia di canali unidirezionali
- i dispositivi sono essere inseriti o rimossi a «caldo»
- ✓ ECC non è presente nei singoli pacchetti  
# ECC (Error Correction Code) è presente nei pacchetti del bus PCI Express per garantire la correttezza dei dati trasmessi

8. SISTEMI OPERATIVI - nell'ambito della virtualizzazione quali affermazioni non sono vere?

- ✓ l'IBM/370 non era virtualizzabile con hypervisor tipo 1  
# L'IBM System/370 era una famiglia di mainframe che supportava la virtualizzazione attraverso l'utilizzo di hypervisor di tipo 1.
- quando le istruzioni non privilegiate sono ignorate se eseguite in modo utente il sistema può essere virtualizzato con hypervisor tipo 1
- ✓ la tecnica della traduzione binaria è utilizzata dagli hypervisor tipo 2  
# La tecnica della traduzione binaria viene utilizzata dagli hypervisor di tipo 2 per eseguire le istruzioni del sistema operativo ospite sull'hardware del sistema fisico.
- ✓ L'approccio degli hypervisor tipo 1 genera troppi trap ed un eccessivo overhead di gestione  
# Gli hypervisor di tipo 1 hanno un minor overhead di gestione rispetto a quelli di tipo 2, ma possono generare più trap (interruzioni) a causa della loro architettura che richiede di gestire direttamente le istruzioni del sistema operativo ospite.
- ✓ alcuni di tipo 1 effettuano la traduzione binaria comportandosi come quelli di tipo 2  
# Gli hypervisor di tipo 1 non utilizzano la tecnica della traduzione binaria, ma gestiscono direttamente le istruzioni del sistema operativo ospite, mentre gli hypervisor di tipo 2 utilizzano la traduzione binaria per eseguire le istruzioni del sistema operativo ospite sull'hardware del sistema fisico.

9. ARCHITETTURE DEI CALCOLATORI - Nell'ambito dei chip di memoria quali affermazioni sono false?

- Le PROM possono essere programmate una sola volta
- Le ROM sono memorie a sola lettura
- La memoria flash può essere cancellata a byte
- Le EEPROM per essere cancellata deve essere inserita in una camera speciale per l'esposizione ultravioletta
- Le EPROM non possono essere riprogrammate

**Nota** → Tutte le affermazioni sono corrette:

- Le PROM (Programmable Read-Only Memory) possono essere programmate una sola volta, ovvero scritte con i dati desiderati e poi bloccate in modo che non possano più essere modificate.
- Le ROM (Read-Only Memory) sono memorie a sola lettura, ovvero possono essere solo lette e non scritte o modificate.
- La memoria flash può essere cancellata a byte, ovvero singoli elementi di dati possono essere cancellati e sostituiti con nuovi dati.
- Le EEPROM (Electrically Erasable Programmable Read-Only Memory) per essere cancellate devono essere inserite in una camera speciale per l'esposizione ultravioletta
- Le EPROM (Erasable Programmable Read-Only Memory) non possono essere riprogrammate direttamente, ma possono essere cancellate mediante esposizione alla luce ultravioletta e poi riprogrammate.

10. SISTEMI OPERATIVI - Supponendo di utilizzare l'algoritmo LRU con 6 frame di memoria (0..5), se le pagine referenziate sono nell'ordine 4, 1, 0, 3, 2, 5. Quale sarà il valore della matrice del frame 2?

- 111110
- 000000
- 010010
- 110110
- ✓ 110010

**Nota:** Il valore della matrice del frame 2 sarà "110010", poiché questo indica che il frame 2 è stato usato per le pagine referenziate in ordine 2, 3 e 5.